PAT-NO:

JP405035661A

DOCUMENT-IDENTIFIER: JP 05035661 A

TITLE:

SCSI CONTROLLER IC

PUBN-DATE:

February 12, 1993

INVENTOR-INFORMATION:

NAME

NAGAE, YUKARI ISONO, SOICHI WATANABE, KUNIO

SHIDA, KOJI

ASSIGNEE-INFORMATION:

NAME

HITACHI LTD

COUNTRY

N/A

APPL-NO: JP03190242

APPL-DATE: July 30, 1991

INT-CL (IPC): G06F013/36

#### ABSTRACT:

PURPOSE: To eliminate a normal completion report to a CPU when the processing of a first command out of two commands issued continuously is normally completed.

CONSTITUTION: Commands FIFO 6 and 7 store two commands issued continuously by a CPU. A sequencer 8 performs the processing of a first command, stores a

normal completion code in a status register 16, and outputs a normal completion

interruption setting signal 20. At this time, since a command displaying bit

14 to show that the command to be processed remains is set, the normal

completion interruption setting signal is suppressed by an AND gate 19 and an

interrupting signal 13 is not outputted. On the other hand, when the

processing of a second command is completed, the command displaying bit 14 is

reset, and therefore, the interrupting signal 13 is outputted to the CPU.

Thus, when the processing of the first command out of two commands issued

continuously is normally completed, the interrupting signal to inform the CPU

of the command execution completion can be suppressed.

COPYRIGHT: (C) 1993, JPO&Japio

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-35661

(43)公開日 平成5年(1993)2月12日

(51)Int.Cl.<sup>5</sup>
G 0 6 F 13/36

FΙ

技術表示箇所

審査請求 未請求 請求項の数8(全12頁)

(21)出願番号

特願平3-190242

(22)出願日

平成3年(1991)7月30日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 永重 ゆかり

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所マイクロエレクトロニク

ス機器開発研究所内

(72)発明者 磯野 聡一

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所マイクロエレクトロニク

ス機器開発研究所内

(74)代理人 弁理士 富田 和子

最終頁に続く


#### (54) 【発明の名称】 SCSIコントローラIC

# (57)【要約】

【目的】連続して発行された2つのコマンドのうちの初めのコマンドの処理が正常に終了した場合、CPUへの正常終了報告を省略する。

【構成】コマンドFIFO(6、7)は、CPUが連続して発行したコマンドを2つ格納する。シーケンサ(8)は、初めのコマンドの処理を行ない、正常終了コードをステータスレジスタ(16)に格納し、正常終了割込み設定信号(20)を出力する。このとき、処理すべきコマンドが残っていることを示すコマンド表示ビット(14)はセットされているので、正常終了割込み設定信号はANDゲート(19)によって抑止され、割込み信号(13)は出力されない。一方、2つ目のコマンドの処理の終了時は、コマンド表示ビット(14)はリセットされているので、割込み信号(13)がCPUに出力される。

【効果】連続して発行された2つのコマンドのうちの初めのコマンドの処理が正常に終了した場合、コマンド実行終了をCPUに通知する割込み信号を抑止することができる。



2/3/05, EAST Version: 2.0.1.4

### 【特許請求の範囲】

【請求項1】外部より与えられた複数のコマンドを実行 し、順次SCSIバスを制御するSCSIコントローラ ICであって、

与えられた2以上のコマンドを格納可能なコマンド格納 手段と、前記コマンド格納手段にコマンドが格納された 順に順次、コマンドを実行するコマンド処理手段と、前 記コマンド処理手段のコマンドの実行終了時にコマンド の実行終了状態を外部に報告する実行結果報告手段と、 前記コマンド処理手段が実行したコマンドが最後に前記 10 格納された順に順次、コマンドを実行するコマンド処理 コマンド格納手段に格納されたコマンドか否かを判定す る判定手段と、前記判定手段が前記コマンド処理手段が 実行したコマンドが最後に前記コマンド格納手段に格納 されたコマンドでないと判定した場合であって、かつ、 前記コマンド処理手段が実行したコマンドの実行終了状 態が正常終了であった場合に、当該コマンド処理手段が 実行したコマンドの実行終了状態の外部への報告を抑止 する報告禁止手段とを有することを特徴とするSCSI コントローラIC。

【請求項2】請求項1記載のSCSIコントローラIC 20 であって、

前記コマンド格納手段は複数の前記コマンドを格納可能 なFIFOメモリであって、前記判定手段は、前記コマ ンド処理手段によるコマンドの実行終了時に、前記FI FOメモリに未実行のコマンドが存在するか否かを判定 することにより、前記コマンド処理手段が実行したコマ ンドが、最後に前記コマンド格納手段に格納されたコマ ンドか否かを判定することを特徴とするSCSIコント ローラIC。

であって、

外部よりの設定に基づいて、前記報告禁止手段によるコ マンドの実行終了状態の外部への報告の抑止を行なうか 否かを制御する報告抑止制御手段を有することを特徴と するSCSIコントローラIC。

【請求項4】請求項3記載のSCSIコントロールIC であって、

前記報告禁止手段によるコマンドの実行終了状態の外部 への報告の抑止を行なうか否かの指定を格納する、外部 より設定可能な報告抑止レジスタを備え、かつ、前記報 40 告抑止制御手段は、報告抑止レジスタの設定内容に基づ いて、前記報告禁止手段によるコマンドの実行終了状態 の外部への報告の抑止をを制御することを特徴とするS CSIコントローラIC。

【請求項5】請求項1記載のSCSIコントローラIC であって、

前記実行結果報告手段は、コマンドの実行終了状態を格 納するステータスレジスタを備え、かつ、前記ステータ スレジスタにコマンドの実行終了状態を格納して割込み 信号を外部に出力することにより、外部にコマンドの実 50 バイス間のSCSIによるデータ伝送を制御するのがS

行終了状態を報告し、

前記報告禁止手段は、前記割込み信号の外部への出力を 抑止することにより、前記実行結果報告手段のコマンド の実行終了状態の外部への報告を抑止することを特徴と するSCSIコントローラIC。

2

【請求項6】CPUより与えられるコマンドを実行する 周辺ICであって、

CPUより与えられた2以上のコマンドを格納可能なコ マンド格納手段と、前記コマンド格納手段にコマンドが 手段と、前記コマンド処理手段のコマンドの実行終了時 にコマンドの実行終了状態を外部に報告する実行結果報 告手段と、前記コマンド処理手段が実行したコマンドが 最後に前記コマンド格納手段に格納されたコマンドか否 かを判定する判定手段と、前記判定手段が前記コマンド 処理手段が実行したコマンドが最後に前記コマンド格納 手段に格納されたコマンドでないと判定した場合であっ て、かつ、前記コマンド処理手段が実行したコマンドの 実行終了状態が正常終了であった場合に、当該コマンド 処理手段が実行したコマンドの実行終了状態の外部への 報告を抑止する報告禁止手段とを有することを特徴とす る周辺IC。

【請求項7】請求項6記載の周辺ICであって、

外部よりの設定に基づいて、前記報告禁止手段によるコ マンドの実行終了状態の外部への報告の抑止を行なうか 否かを制御する報告抑止制御手段を有することを特徴と する周辺IC。

【請求項8】SCSIバスを制御する請求項1記載のS CSIコントローラICと、前記SCSIコントローラ 【請求項3】請求項1記載のSCSIコントローラIC 30 ICにコマンドを発行し、SCSIコントローラICに よるSCSIバスの制御を利用して、SCSIバスを用 いたデータ伝送を行なうCPUとを有することを特徴と する情報処理システム。

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、情報処理システムにお NTSCSI(Small Computer Sys tem Interface)の制御に用いられるSC SIコントラーラICに関するものである。

[0002]

【従来の技術】従来、小規模な情報処理システムにおけ るデバイス間のインターフェースには、SCSIが広く 用いられている。

【0003】SCSIは、制御線9本よりなる制御バス と、データ線9本よりなるデータバスとよりなるSCS Iバスを用いてデータの送受信を行うパラレルインター フェースである。また、SCSIバスには、最大8台ま でのデバイスが接続可能となっている。

【0004】このような、SCSIバスに接続されたデ

CSIコントローラである。

【0005】このような、SCSIコントローラは、L SI等のICとして供給される場合が多い。

【0006】ここで、従来のSCSIコントローラLS Iの構成を図5に示す。

【0007】図中、1はCPU側内部バス、2はSCS I側内部バス、3はCPUに接続されるCPU接続バ ス、4はSCSIバスである。

【0008】また、5は、転送データを一旦格納し、C PUバスとSCSIバスの間のデータ転送速度を調整す 10 納されると、割込み信号13がCPUに出力される。 るデータFIFO (First in First Out)メモリであ

【0009】6、7は、CPUにより設定されたSCS I制御用コマンドを2つまで格納するコマンドFIFO である。また、そのうち、6が現在実行中のコマンドを 格納する1段目FIFO、7がコマンド実行待ち状態の コマンドを格納する2段目FIFOである。

【0010】8は、コマンドFIFO6に格納されたコ マンドに従いSCSIバスを制御するシーケンサであ

【0011】また、9、10は、シーケンサ8のコマン ドの実行結果を2つまで格納するステータスFIFOで ある。また、そのうち、9は1段目のFIFOであり、 10は2段目のFIFOである。

【0012】11、12は、それぞれステータスFIF 09、10に含まれる割込みピットを示している。

【0013】また、13はCPUに対する割込み信号で ある。

【0014】以下、この従来のSCSIコントローラレ SIの動作を説明する。

【0015】図6は、従来のSCSIコントローラLS Ⅰの動作タイミングを示したものである。

【0016】図示するように、コマンド1は、CPUに よりコマンドFIFO1段目6に書き込まれる。そし て、CPUよりの、次のコマンド2はコマンドFIFO 2段目7に書き込まれる。

\*【0017】シーケンサ8は、コマンドFIF01段目 6に書き込まれたコマンド1を処理する。そして、処理 を終えると、ステータスFIFO1段目9にコマンド1 の終了ステータスを格納し、コマンドFIFO2段目7 に格納されていたコマンド2をコマンドFIFO1段目 6にロードする。そして、コマンドFIFO1段目6に 書き込まれたコマンド2の処理を開始する。

【0018】一方、シーケンサ8によって、ステータス FIFO1段目9にコマンド1の終了ステータス1が格

【0019】シーケンサ8は、コマンド2の処理を終え ると、ステータスFIFO2段目10にコマンド2の終 了ステータスを格納する。

【0020】割込み信号13を受けたCPUは、発行し たコマンド1の実行結果を知るために、ステータスFI FO1段目9に格納されているコマンド1終了ステータ スを読みだすと、ステータスFIFO2段目10に格納 されていたコマンド2終了ステータスがステータスFI FO1段目9にロードされる。

【0021】また、コマンド2終了ステータスがステー タスFIFO1段目9にロードされると、再度CPUに 対する割込み信号13が出力される。

【0022】そして、2度目の割込み信号13を受けた CPUは、発行したコマンド2の実行結果を知るため に、ステータスFIFO1段目9に格納されているコマ ンド2終了ステータスを読みだす。

【0023】なお、コマンド1が異常終了した場合に は、シーケンサ8はコマンド1の異常終了時にCPUに 対して異常終了割込みを発生し、コマンド2を自動的に 30 クリアする。

【0024】ここで、表1に、CPUがSCSIコント ローラLSIに発行するコマンドの例を示す。表中、中 欄がコマンド、右欄がコマンドの指定する動作である。 [0025]

【表1】

| NO | コマンド名                     | 動作   |
|----|---------------------------|--|
| 1  | Select with ATN Sequence  | (アービトレーションフェーズ→セレクションフェーズ<br>→メッセージアウトフェーズ→コマンドフェーズ)を指定              |
| 2  | Transe fer<br>Information | イニシェータ時にターゲットの示したフェーズでデータの<br>送受信を行う(メッセージインフェーズの時 A C K / アサートのまま終了 |
| 3  | Message - Accepted        | ACK/をネゲートする  |

【0026】次に、イニシエータがターゲットにリード ※一ケンスを例にとって、SCSIコントローラLSI コマンドを発行し、ターゲットからデータを受け取るシ※50 が、イニシエータのSCSIアダプタとして適用された

2/3/05, EAST Version: 2.0.1.4

場合の動作を動作を説明する。

【0027】図4に示すように、このシーケンスにおいて、フェーズはバスフリーフェーズ、アービトレーションフェーズ、セレクションフェーズ、メッセージアウトフェーズ、コマンドフェーズ、メッセージインフェーズ、バスフリーフェーズと遷移する。

【0028】図示するように、CPUは、まずデータFIFO5にターゲットに送信する、リードコマンドデータ等の送信データを書き込み、表1に示すSelect With ATNSequenceコマンド及びTransfer Informationコマンドを、SCSIコントローラしSIに発行する。

【0029】すると、SCSIコントローラLSIのシーケンサ8は、Select With ATN Sequenceコマンドを実行し、SCSIバスを制御しアービトレーションフェーズ、セレクションフェーズ、メッセージアウトフェーズ、コマンドフェーズを実行する。

【0030】コマンドフェーズが終了し、ACK/40 1信号をネゲートするとシーケンサ8は、ステータスF IFO1段目9に正常終了を示すコードを出力し、割込 みピット11に「1」をセットし、割込み信号13をC 20 PUに対して出力する。つぎに、該従来例のシーケンサ 8は、Transfer Informationコマンド200を実行しメッセージインフェーズにて1バイト受け取り、ACK/ 信号をアサートした状態で、ステータスFIFO2段目 10に正常終了を示すコードを出力し、割込みビット1 2に「1」をセットする。

【0031】CPUがSelect With ATN Sequenceコマンドの正常終了ステータスを読みだすと、ステータスFIFO2段目10に格納されたTransfer Informationコマンドの正常ステータスは、ステータスFIFO1段目9にロードされる。また、割込みビット12のあたいは割込みビット11にロードされ、割込み信号13をCPUに対して再出力する。

【0032】つぎに、CPUがTransfer Informationコマンドの正常ステータスを読みだすと、ステータスFIFO1段目9及び割込みビット11の値はクリアされ割込み信号13はネゲートされる。

【0033】次にCPUは、メッセージインフェーズにて受信したデータFIFOに格納されている入力データを読みだし、メッセージインフェーズのACK/401をクリアするためにMessage Acceptedコマンドと、次の1バイトを受け取るためにTransfer Informationコマンド200を発行する。シーケンサ8は、Message Acceptedコマンドを実行しACK/401をネゲートし、REQ/402がターゲットによりアサートされるとステータスFIFO1段目9に正常終了を示すコードを出力し、割込みピット11に「1」をセットし、割込み信号13をCPUに対して出力する。

【0034】次に、シーケンサ8は、Transfer Informationコマンドを実行しメッセージインフェーズにて1

バイト受け取り、ACK/信号401をアサートした状態で、ステータスFIFO2段目10に正常終了を示すコードを出力し、割込みビット12に<sup>1</sup>をセットする

【0035】CPUがMessage Acceptedコマンドの正常 終了ステータスを読みだすと、ステータスFIFO2段 目10に格納されたTransfer Informationコマンドの正 常ステータスは、ステータスFIFO1段目9にロード される。また、割込みピット12の値は割込みピット1 1にロードされ、割込み信号13をCPUに対して再出 力する。

【0036】次に、CPUがTransfer Informationコマンドの正常ステータスを読みだすと、ステータスFIF 01段目9及び割込みピット11の値はクリアされ割込み信号13はネゲートされる。CPUはさらに、メッセージインフェーズのACK/信号401をクリアするためにMessage Acceptedコマンドを発行する。

【0037】シーケンサ8は、Message Acceptedコマンドを実行しACK/をネゲートし、BSY/がターゲットによりネゲートされるとステータスFIFO1段目9に正常終了を示すコードを出力し、割込みビット11に 1 をセットし、割込み信号13をCPUに対して出力する。

【0038】CPUがMessage Acceptedコマンドの正常 終了ステータスを読みだし正常終了を確認すると、ステータスFIF01段目9及び割込みビット11の値はク リアされ割込み信号13はネゲートされる。

【0039】このように、SCSIコントローラLSIのSCSI制御シーケンスは、一般に、CPUによって、汎用性あるコマンドの組み合わせによって指定される。SCSIの動作シーケンス毎にコマンド設けると、コマンド種数が膨大なものになるため、汎用性ある少数のコマンドの組み合わせによって動作シーケンスを指定しているのである。

【0040】なお、前掲した表中の各コマンドも、異なる複数のSCSI制御シーケンスの実現のために他のコマンドと組み合わせて用いられる。

【0041】以上説明したように、従来のSCSIコントローラを用いた場合、先に示した、リードコマンドを発行し、ターゲットからデータを受け取るシーケンスを実現するために、CPUは、受け取った5回の割込みに対応して5回の割込み処理を実行しなければならない。【0042】

【発明が解決しようとする課題】このように、従来のS CSIコントローラによれば、コマンドの組み合わせによってSCSI制御シーケンスを指定するために、各コマンドに対応してCPUにコマンドの実行終了状態の報告が、割込みによって行なわれる。そのため、CPUのSCSIプロトコル処理において、割込み処理によるオ50 ーバーヘッドが大きいという問題があった。

【0043】一方、SCSI制御シーケンスを1つのコ マンドにより指定しようとすると、コマンド種が増大 し、これを処理するシーケンサが複雑化する。

【0044】そこで、本発明は、コマンド種数を増大す ることなく、CPUののSCSIプロトコル処理におけ る、SCSIコントローラからの、コマンドの実行終了 状態の報告に起因するオーバーヘッドを低減することの できるSCSIコントローラICを提供することを目的 とする。

#### [0045]

【課題を解決するための手段】前記目的達成のために、 本発明は、外部より与えられた複数のコマンドを実行 し、順次SCSIバスを制御するSCSIコントローラ ICであって、与えられた2以上のコマンドを格納可能 なコマンド格納手段と、前記コマンド格納手段にコマン ドが格納された順に順次、コマンドを実行するコマンド 処理手段と、前記コマンド処理手段のコマンドの実行終 了時にコマンドの実行終了状態を外部に報告する実行結 果報告手段と、前記コマンド処理手段が実行したコマン ドが最後に前記コマンド格納手段に格納されたコマンド 20 か否かを判定する判定手段と、前記判定手段が前記コマ ンド処理手段が実行したコマンドが最後に前記コマンド 格納手段に格納されたコマンドでないと判定した場合で あって、かつ、前記コマンド処理手段が実行したコマン ドの実行終了状態が正常終了であった場合に、当該コマ ンド処理手段が実行したコマンドの実行終了状態の外部 への報告を抑止する報告禁止手段とを有することを特徴 とするSCSIコントローラICを提供する。

## [0046]

ば、報告禁止手段は、判定手段が前記コマンド処理手段 が実行したコマンドが最後に前記コマンド格納手段に格 納されたコマンドでないと判定した場合であって、か つ、前記コマンド処理手段が実行したコマンドの実行終 了状態が正常終了であった場合には、当該コマンド処理 手段が実行したコマンドの実行終了状態の外部への報告 を抑止する。

【0047】すなわち、コマンドの実行が正常に終了し た場合は、コマンド格納手段に格納した2以上のコマン ドのうち、最後に与えられたコマンド以外のコマンドに 40 ついては、正常終了の報告を行なわずに、最後に与えら れたコマンドについてのみ正常終了の報告を行なう。一 方、コマンドの実行が異常に終了した場合は、常に、異 常終了の報告を行なう。

#### [0048]

【実施例】以下、本発明に係るSCSIコントーラLS Iの一実地例を説明する。

【0049】まず、図3にSCSIを採用する情報処理 システムの構成を示す。

【0050】図中、310、320、330、340、

350、360、370、380が、それぞれコンピュ ータやディスクドライブやプリンタ等のデバイスであ り、390がSCSIバスである。また、各デバイス中 0311, 321, 331, 341, 351, 361, 371、381が本実施例に係るSCSIコントローラ LSIである。

【0051】コンピュータであるデバイス310、32 O、330は、SCSI上イニシエータとして動作し、 その他のデバイス340、350、360、370、3 10 80はSCSI上ターゲットとして動作する。各SCS I コントローラLS I はSCS I バスを制御して、各デ バイスのSCSIバスを用いたデータ伝送を可能にす る。

【0052】次に、本実施例に係るSCSIコントロー ラLSIの構成を図1に示す。

【0053】図中、1はCPU側内部バス、2はSCS I側内部バス、3はCPUバス、4はSCSIバス、5 はデータFIFO、6はコマンドFIFO1段目、7は コマンドFIFO2段目、8はシーケンサ、13は割込 み信号である。

【0054】14はコマンドFIF02段目にコマンド が存在するかどうかを示すコマンド存在表示ビットであ り、15は1つめのコマンドの終了が正常終了であっ て、終了時に2つめのコマンドがコマンドFIFOの中 に存在する場合は、コマンドの終了による割込みの出力 を禁止する中間割込み禁止ビットである。

【0055】また、16はシーケンサ8により実行され たコマンドの終了状態を保持するステータスレジスタで ある。このステータスレジスタ16は、中間割込み禁止 【作用】本発明に係るSCSIコントローラICによれ 30 ビット15がセットされている場合は単独のステータス レジスタとして働くが、中間割込み禁止ビット15がセ ットされていない場合は、前記従来技術に係るSCSI コントローラLSI(図5参照)のステータスFIFO 1段目9として、図示せざるステータスFIFO2段目 10と共にステータスFIFOの一部として働く。

> 【0056】17は割込みを保持する割込みビット、1 8はNANDゲート、19はANDゲート、20は正常 終了割込みセット信号、21は異常終了割込みセット信 号である。

【0057】次に、本実施例に係るSCSIコントロー ラLSIの動作を説明する。

【0058】中間割込み禁止ビット15がセットされて いない場合、本実施例に係るSCSIコントローラLS Iは、前述した従来のSCSIコントローラLSIと同 じく動作する。なお、このとき、ステータスレジスタ1 6は、前述したように前記従来技術に係るSCSIコン トローラLSI (図5参照) のステータスFIFO1段 目9として、図示せざるステータスFIF〇2段目10 と共にステータスFIFOの一部として働く。

【0059】中間割込み禁止ビット15がセットされて

50

いる場合は、図2に示す動作タイミングで動作する。 【0060】すなわち、図示するように、コマンド1 は、CPUによりコマンドFIFO1段目6に書き込ま れる。そして、CPUよりの、次のコマンド2はコマン ドFIFO2段目7に書き込まれる。 コマンドがコマン ドFIFO2段目7に書き込まれると、コマンド存在表 示ビット14がセットされる。

【0061】シーケンサ8は、コマンドFIF01段目 6に書き込まれたコマンド1を処理する。そして、処理 を終えると、ステータスレジスタ16にコマンド1の終 了ステータスを格納し、正常終了割込みセット信号20 を発行する。このとき、ステータスレジスタ16にコマ ンド1の終了ステータスが格納されても、コマンド存在 表示ビット14と中間割込み禁止ビット15により、正 常終了割込み信号20は抑止され、割込みビット17は セットされない。

【0062】次に、シーケンサ8は、コマンドFIFO 2段目7に格納されていたコマンド2をコマンドFIF 01段目6にロードする。そして、コマンドFIF01 段目6に書き込まれたコマンド2の処理を開始する。コ マンドFIFO2段目7が空になると、コマンド存在表 示ビット14はクリアされる。

【0063】シーケンサ8は、コマンド2の処理を終え ると、ステータスレジスタ16にコマンド2の正常終了 ステータスを格納し、正常終了割込みセット信号20を 発行する。

【0064】コマンド2の処理が終了し、コマンド2終 了ステータスがステータスレジスタ16にロードされる と、コマンド存在表示ビット14はクリアされているの たがい、割込みビット17はセットされ、CPUに対す る割込み信号13が出力される。

【0065】割込み信号13を受けたCPUは、発行し たコマンド2の実行結果を知るために、ステータスレジ スタ1段目9に格納されているコマンド2終了ステータ スを読みだす。

【0066】なお、コマンドが異常終了した場合には、 シーケンサ8はコマンドの異常終了時にCPUに対して 異常終了割込みを発生し、コマンドを自動的にクリアす る。異常終了時の割込みビットの設定21はコマンド存 40 在表示ビット14と中間割込み禁止ビット15によって 抑止されないので、コマンド1が異常終了した場合でも 割込み信号13は出力される。したがって、CPUは異 常処理を行なうことができる。

【0067】以下、前記従来技術の項で、従来のSCS IコントローラLSIの動作に用いた、イニシエータが ターゲットにリードコマンドを発行し、ターゲットから データを受け取るシーケンスを例にとって、イニシエー タのSCSIアダプタとして適用されたSCSIコント ローラLSIの動作を説明する。

10

【0068】前述したように、このシーケンスにおいて フェーズはバスフリーフェーズ、アービトレーションフ ェーズ、セレクションフェーズ、メッセージアウトフェ ーズ、コマンドフェーズ、メッセージインフェーズ、バ スフリーフェーズと遷移し、SCSIバスの各信号は図 4に示すように遷移する。

【0069】また、本実施例においても、前記従来技術 で表1に示したコマンドを用いる。

【0070】図4に示したシーケンスを実現するため 10 に、CPUは、図4中410で示す動作を行う。

【0071】すなわち、まず、CPUは、SCSIコン トローラLSI (図1参照)の中間割込み禁止ビット1 **5をセットし、データFIFO5にメッセージアウトフ** ェーズ、コマンドフェーズにて送信するリードコマンド データ等を書き込み、SelectWith ATN Sequenceコマン ド及びTransfer Informationコマンドを発行する。

【0072】一方、SCSIコントローラLSIにおい て、CPUが発行したSelect WithATN Sequenceコマン ドはコマンドFIFO1段目6に格納され、Transfer I nformationコマンドはコマンドFIFO2段目7に格納 される。また、コマンドFIFO2段目7にコマンドが 格納されると、コマンド存在表示ビット14には1がセ ットされる。

【0073】シーケンサ8は、コマンドFIF01段目 6に格納されたSelect With ATN Sequenceコマンドを実 行し、SCSIバスを制御してアービトレーションフェ ーズ、セレクションフェーズ、メッセージアウトフェー ズ、コマンドフェーズを実行する。

【0074】シーケンサ8は、コマンドフェーズが終了 で、正常終了割込みセット信号20は抑止されない、し 30 し、ACK/信号401をネゲートして、Select With ATN Sequenceコマンドの処理を終了する。そして、ステ -タスレジスタ16に正常終了を示すコードを出力し、 正常終了割込みセット信号20をパルス出力する。

> 【0075】ここで、あらかじめCPUにより中間割込 み禁止ビット15がセットされているので、コマンド存 在表示ビット14、中間割込み禁止ビット15はともに 1である。したがって、NANDゲート18の出力は<sup>1</sup> O と成り、ANDゲート19の出力はアクティブとな らない。

【0076】よって割込みビット17は~1~にセット されず、割込み信号13は出力されない。

【0077】つぎに、コマンドFIFO2段目7に格納 されていたTransfer Informationコマンドが、コマンド FIFO1段目6にロードされる。

【0078】コマンドFIFO2段目7にはコマンドが なくなったので、コマンド存在表示ビット14はクリア され O になる。したがって、NANDゲート18の 出力は~1~となる。

【0079】シーケンサ8は、FIFO1段目6にロー 50 ドされたTransfer Informationコマンドを実行し、メッ

セージインフェーズにてデータを1バイト受け取るとこ のデータをデータFIFO5に格納し、ACK/信号4 01をアサートしたままTransfer Informationコマンド の処理を終了する。そして、ステータスレジスタ16に 正常終了を示すコードを出力し、正常終了割込みセット 信号をパルス出力する。

【0080】このとき、前述したように、NANDゲー ト18の出力は1となっているので、ANDゲート19 の出力は1となり、割込みビット17に 1 がセット され、割込み信号13は出力される。

【0081】この割込み信号13による割込みを受けた CPUは、ステータスレジスタ16の値を読みだし、正 常終了であることを確認する。CPUが、ステータスレ ジスタ16の値を読みだすと割込みビット17の値はク リアされ、割込み信号13はネゲートされる。

【0082】CPUは、次に、データFIFO5の値を 読みだして、メッセージインフェーズのACK/をクリ アするためにMessage Acceptedコマンドを発行する。ま た、続けて、次のデータを1バイトを受け取るためにTr ansfer Informationコマンドを発行する。

【0083】一方、SCSIコントローラLSIにおい て、CPUが発行したMessage Acceptedコマンドはコマ ンドFIFO1段目6に格納され、Transfer Informati onコマンドはコマンドFIFO2段目7に格納される。 また、コマンドFIFO2段目7にコマンドが格納され ると、コマンド存在表示ビット14には1がセットされ る。

【0084】シーケンサ8は、コマンドFIF01段目 6に格納されたMessage Acceptedコマンドを実行しAC K/401をネゲートし、REQ/402がターゲット 30 信号13は出力される。 によりアサートされるとステータスレジスタ16に正常 終了を示すコードを出力し、正常終了割込みセット信号 20をパルス出力する。

【0085】このとき、中間割込み禁止ビット15がセ ットされており、コマンドFIFO2段目にTransfer I nformationコマンドが格納されているため、割込み信号 13は出力されない。

【0086】一方、コマンドFIFO2段目7に格納さ れていたTransfer Informationコマンドは、コマンドF IFO1段目6にロードされる。

【0087】コマンドFIFO2段目7にはコマンドが なくなったので、コマンド存在表示ビット14はクリア され<sup>1</sup>0<sup>1</sup>になる。したがって、NANDゲート18の 出力は 1 となる。

【0088】以下、先ほどTransfer Informationコマン ドの処理と同様に、シーケンサ8は、FIFO1段目6 にロードされたTransfer Informationコマンドを実行 し、メッセージインフェーズにてデータを1バイト受け 取るとこのデータをデータFIFO5に格納し、ACK /信号401をアサートしたままTransfer Information 50 本実施例によれば、CPUは、割込み処理を3回行うだ

12

コマンドの処理を終了する。そして、ステータスレジス タ16に正常終了を示すコードを出力し、正常終了割込 みセット信号をパルス出力する。

【0089】このとき、前述したように、NANDゲー ト18の出力は1となっているので、ANDゲート19 の出力は1となり、割込みビット17に「1」がセット され、割込み信号13は出力される。

【0090】この割込み信号13による割込みを受けた CPUは、ステータスレジスタ16の値を読みだし、正 10 常終了であることを確認する。CPUが、ステータスレ ジスタ16の値を読みだすと割込みビット17の値はク リアされ、割込み信号13はネゲートされる。

【0091】そして、CPUはメッセージインフェーズ にて受信した、データFIFO5の値を読みだす。

【0092】また、CPUは、メッセージインフェーズ のACK/をクリアするためにMessage Acceptedコマン ドを発行する。

【0093】一方、SCSIコントローラしSIにおい て、CPUが発行したMessage Acceptedコマンドはコマ 20 ンドFIFO1段目6に格納される。

【0094】シーケンサ8は、コマンドFIF01段目 6に格納されたMessage Acceptedコマンドを実行しAC K/401をネゲートし、BSY/403がターゲット によりネゲートされると、正常終了を示すコードを出力 し、正常終了割込みセット信号20をバルス出力する。 【0095】このとき、コマンドFIFO2段目にコマ ンドは格納されていないためNANDゲート18の出力 は1となっているので、ANDゲート19の出力は1と なり、割込みビット17に~1~がセットされ、割込み

【0096】この割込みを受けたCPUは、Message Ac ceptedコマンドの正常終了ステータスを読みだし正常終 了を確認する。正常終了ステータスがよみだされると、 ステータスレジスタおよび割込みビット17の値はクリ アされ割込み信号13はネゲートされる。

【0097】なお、コマンドが異常終了した場合には、 シーケンサ8はコマンド1の異常終了時に異常終了時の 割込みセット信号21を発生して、割込みビットをセッ トし、CPUに対して割込みを発生し、コマンドFIF 〇2段目7のコマンドを自動的にクリアする。異常終了 割込みセット信号は21はコマンド存在表示ビット14 と中間割込み禁止ビット15によって抑止されないの で、コマンドが異常終了した場合でも割込み信号13は 出力される。したがい、CPUは、発行した全てのコマ ンドについて、異常処理を行なうことができる。

【0098】以上が、本実施例に係るSCSIコントロ ーラLSIによる。イニシエータがターゲットにリード コマンドを発行し、ターゲットからデータを受け取るシ ケンスの動作である。そして、以上説明したように、

けで本シーケンスを実現している。これは前述した従来 技術において必要であったCPUの割込み処理回数5回 よりも少ない。また、本実施例において、コマンドは前 述した従来技術と同じものを用いている。

【0099】以上のように、本実施例によれば、CPU が連続して発行した2つのコマンドのうちの1つ目のコ マンドの処理が正常に終了した場合は正常終了の報告を 省略し、1つ目のコマンドの処理の正常終了の情報を2 つ目のコマンドの処理の終了報告に含ませている。この ため、CPUの割込み処理回数は減り、SCSIコント ローラからの割込みに起因するCPUのオーバーヘッド を低減することができる。一方、コマンドの処理が異常 終了した場合は、1つ目のコマンドの処理であっても、 これを報告することにより、CPUの異常処理を可能と している。

【0100】これは、前述したシーケンスにおけるよう に、CPUが連続して複数のコマンドを発行した場合、 1つ目のコマンドの処理が正常終了に起因して、CPU が行なうべき処理が生じる場合が少ないと想定されるこ とを利用したものである。

【0101】一方、本実施例によれば、1つ目のコマン ドについての正常終了の報告の省略を指定する中間割込 み禁止ビットを外部より設定可能としているので、1つ 目のコマンドの処理の正常終了に起因してCPUが行な うべき処理がある場合には、1つ目のコマンドの処理の 正常終了報告を省略せずに行なうようにすることができ 3.

【0102】なお、本実施例においては、SCSIコン トローラLSIが、一度に連続して受付け可能なコマン ド数を2つとしたが、一度に連続して受付け可能なコマ 30 ンド数を3以上とするようにしてもよい。この場合に は、CPUより発行されたコマンドを格納するコマンド FIFOの段数を、受付け可能としたコマンド数に応じ て増やし、最終に受付けたコマンド以外のコマンドは、 前記実施例の説明中における初めに受付けたコマンドの 処理と同様に処理し、最終に受付けたコマンドは、前記 実施例の説明中における2番目に受付けたコマンドの処 理と同様に処理するようにすればよい。

【0103】また、本実施例はSCSIコントローラレ SIについて説明したが、CPUの発行したコマンドに 40 19 ANDゲート 基づいて処理を実行し、処理結果を報告する他の周辺Ⅰ Cにも同様に適用することができる。

【発明の効果】以上のように、本発明によれば、コマン ド種数を増大することなく、CPUののSCSIプロト コル処理における、SCSIコントローラからのコマン ドの実行終了状態の報告に起因するオーバーヘッドを低 減することのできるSCSIコントローラICを提供す ることができる。

14

#### 【図面の簡単な説明】

[0104]

【図1】本発明の一実施例に係るSCSIコントローラ 10 の構成を示すブロック図である。

【図2】本発明の一実施例に係るSCSIコントローラ の動作を示すタイミングチャートである。

【図3】本発明の一実施例に係る情報処理システムの構 成を示すブロック図である。

【図4】SCSIバスのシーケンスの一例とCPUの処 理との関係を示したタイミングチャートである。

【図5】従来技術に係るSCSIコントローラの構成を 示すブロック図である。


【図6】従来技術に係るSCSIコントローラの動作を 20 示すタイミングチャートである。

# 【符号の説明】

- CPU側内部バス 1
- SCSI側内部バス
- CPU接続バス、 3
- 4 SCSIバス
- データFIFO 5
- 6 1段目コマンドFIFO
- 2段目コマンドFIFO 7
- シーケンサ
- 9 1段目ステータスFIFO
  - 10 2段目ステータスFIFO
  - 11 割込みビット
  - 12 割込みビット
  - 13 割込み信号
  - 14 コマンド存在表示ビット
  - 15 中間割込み禁止ビット
  - 16 ステータスレジスタ
  - 17 割込みビット
  - 18 NANDゲート
- 20 正常終了割込みセット信号
- 21 異常終了割込みセット信号


【図1】

図 1




【図2】

図 2




【図3】



【図5】


図 5



2/3/05, EAST Version: 2.0.1.4


【図4】

# 図 4



【図6】

図 6



フロントページの続き

# (72)発明者 渡辺 国夫

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所マイクロエレクトロニクス機器開発研究所内

(72)発明者 志田 光司

群馬県高崎市西横手町111番地 株式会社 日立製作所半導体設計開発センタ内